ارسل ملاحظاتك

ارسل ملاحظاتك لنا







الرئيسية > Increasing the Conversion Spee...>الوصف

Increasing the Conversion Speed of the Counter Ramp Analog to Digital Converter Based on Starting with Suitable Count

العنوان بلغة أخرى: زيادة سرعة التغيير لمحول الإشارة التماثلية إلى رقمية من نوع عداد منحدر بالاعتماد على البدء بعد مناسب
المصدر: مجلة المنصور
الناشر: كلية المنصور الجامعة
المؤلف الرئيسي: سعيد، أزاد بدر (مؤلف)
المجلد/العدد: ع33
محكمة: نعم
الدولة: العراق
التاريخ الميلادي: 2020
الصفحات: 78 - 92
DOI: 10.36541/0231-000-033-007
ISSN: 1819-6489
رقم MD: 1084240
نوع المحتوى: بحوث ومقالات
اللغة: الإنجليزية
قواعد المعلومات: EcoLink, HumanIndex
مواضيع:
الهندسة الإلكترونية | الإشارات الرقمية | الدوائر الكهربية
كلمات المؤلف المفتاحية:
محول D/A | وقت التحويل | عداد ثنائي قابل للبرمجة | منتج العنوان المناسب | عداد البدء | A/D Converter | Conversion Time | Programmable Binary Counter | Proper Address Producer | Starting Count
رابط المحتوى:

الناشر لهذه المادة لم يسمح بإتاحتها.
صورة الغلاف QR قانون
حفظ في:
المستخلص: في هذا البحث تم تصميم وبناء تقنية مقترحة لزيادة سرعة التحويل لمحول الإشارة التماثلية إلى رقمية نوع عداد- منحدر وهو يعتمد على البدء بعد مناسب، حيث أن المحول نوع عداد -منحدر إعادة يبدأ بالعد من الرقم صفر (0) في كل عملية تحويل. في هذا العمل، تم اقتراح أربع نقاط لبدء العد وهي (00)H، (40)H، (80)H، (C0)H، إذا كانت إشارات الإدخال التماثلية ذات المستوي واطئ فإن الدائرة المقترحة سوف تبدأ بالعد (00)H، وللإشارات ذات مستوي أعلى سوف تبدأ من العد (40)H ولإشارات التحويل بمستوي أعلى أكثر، سوف تبدأ بالعد (80)H أو العد (C0)H اعتمادا على مستوي الإشارة التماثلية الداخلية، وهكذا. إن زيادة عدد نقاط بدء العد يؤدي إلى زيادة سرعة التغيير أكثر فأكثر، ولكن في الوقت نفسه سوف يزداد عدد دوائر المقارنات التماثلية أكثر فأكثر مما يؤدي إلى زيادة تعقيد وكلفة الدائرة المقترحة في الحقيقة، تم فحص الدائرة المقترحة باختبار 16 و32 عينة لمستوي فولتية إدخال تماثلية، وقد كانت النتائج مشجعة حيث أن أقصى زمن للتحويل قد وصل إلى 0.64 نانو ثانية، أما في دائرة التحويل نوع عداد -منحدر الاعتيادية قد وصل أقصى زمن التحويل إلى 2.65 مايكرو ثانية.

In this paper, a proposed technique is designed and implemented for increasing the conversion speed of the Counter- Ramp A/D converter. It depends on starting with suitable count, whereas, the ordinary Counter-Ramp type always starts from zero (0) count in each conversion process. In this work, four starting count points is proposed ((00)H, (40)H, (80)H, and (C0)H). For very low level analog input signal, the proposed A/D converter starts from (00)H, and for higher level of input signal the proposed circuit starts from (40)H, and for high input signal level it will start from (80)H or (C0)H depending on signal level value. Increasing these starting counts leads to increase in the conversion speed more and more, but at same time, more analog comparators should be added to the proposed circuit, i.e. the complexity of the circuit will be increased. The proposed circuit is tested practically using 16 and 32 levels of analog input signal, and the results are stimulating. The maximum conversion time value is lower than that of ordinary Counter- Ramp type, where, for the proposed circuit is close to 0.640 μsec, while for ordinary Counter- ramp type its value is close to 2.56 μsec.
ISSN: 1819-6489

عناصر مشابهة


© 2024 المنظومة. جميع الحقوق محفوظة.