An FPGA Based Design and Implementation of Unambiguous Ranging System Using Golay Sequences
| العنوان بلغة أخرى: |
تصميم وتنفيذ نظام مدى غير مشكوك فيه باستخدام متتابعات غولي مبنية بمصفوفة بوابات المجال القابلة للبرمجة موقعيا |
|---|---|
| المصدر: | مجلة المنصور |
| الناشر: | كلية المنصور الجامعة |
| المؤلف الرئيسي: | سعيد، ثامر رشيد (مؤلف) |
| مؤلفين آخرين: | جايل، حسين كامل (م. مشارك), عبد حبيب، نجمه (م. مشارك), عبدالزهرة، ايفان (م. مشارك), علي، جواد كاظم (م. مشارك) |
| المجلد/العدد: | ع 19 |
| محكمة: | نعم |
| الدولة: |
العراق |
| التاريخ الميلادي: |
2013
|
| الصفحات: | 31 - 47 |
| DOI: |
10.36541/0231-000-019-005 |
| ISSN: |
1819-6489 |
| رقم MD: | 450059 |
| نوع المحتوى: | بحوث ومقالات |
| قواعد المعلومات: | EcoLink, HumanIndex |
| مواضيع: | |
| رابط المحتوى: |
الناشر لهذه المادة لم يسمح بإتاحتها. |
| المستخلص: |
لتسلسل غولي بعض الخصائص التي تجعلها متمیزة في مجال التطبیقات والنتائج. لكن لا بد لهذا لتمییز من اختیار الرمز المتسلسل بعنایة ودقة. في هذه الورقة، واعتمادا على مصفوفة بوابات المجال القابلة للبرمجة موقعیا تم تصمیم وتنفیذ عمل العلاقات التبادلیة لمتسلسلات غولي الزوجیة التكمیلیة (أو التكاملیة) بعد استخراج كافة احتمالات تكوین رمز 8 بت 192) رمز ثنائي 8 بت(، وفصل رموز غیر المتكررة 12) في وقت واحد( ، وعدد) عدد كبیر) من 12 كتلة 8 بت معا مع نسبة 16 التركیز الرئیسي لجمع العلاقات التبادلیة إلى التركیز الجانبي لها. هناك دوائر ملحقة مقترحة في جانبي المرسلة والمستلمة والمؤشرة S1, S2 and S3 لزیادة الدقة. یمكن اعتبار البحث من طلائع البحوث بتطبیق هذه التقنیة على الموضوع وحصلنا على نتائج جیدة. تم تنفیذ بواسطة Xilinx-spartan-3A XC3S700A FPGA بتردد نبضي داخلي بمقدار 50 میكا هيرتز. Golay sequences have some properties make it distinctive in the applications and results. However, for this distinction must select the code sequences carefully and accurately. In this paper, an FPGA based, design and implementation for made autocorrelation of pair Golay complementary code sequences after extract all possible formations of 8bit code (192 8-bit pair code), and separate the unduplicated codes(12 at a time) and many (too many) 12 blocks 8-bit combinations with 16 main-to-sidelobe power ratio. There are another propose circuit attached to Tx and Rx which indicated by S1, S2 and S3 for increase the accuracy. Therefore, the Search can be regarded as pioneers of the research application of this technique on the subject and got good results. The Implementation was made by Xilinx-spartan-3A XC3S700AFPGA, with 50 MHz internal clock. |
|---|---|
| وصف العنصر: |
ملخص لبحث منشور باللغة الانجليزية |
| ISSN: |
1819-6489 |
عناصر مشابهة
-
Unambiguous Base Station Identifier Code in Widely Picocells area using Golay Complementary Sequence
بواسطة: سعيد، ثامر رشيد منشور: (2013) -
Design and implementation of OFDM system by using FPGA
بواسطة: Mohamed, Ahmed Al Saied Mansour منشور: (2009) -
تنفيذ خوارزمية تكميم المتجهات بطريقة مصفوفة البوابات المنطقية القابلة للبرمجة مقابل طريقة توازي الكلمة الجزئية FPGA versus Subword Parallelism Implementations for a VQ Problem
بواسطة: سلمان، ليث باقر منشور: (2010) -
Implementation of Digital Image Processing Algorithms using FPGA
بواسطة: Rashed, Amr Ezz Aldin منشور: (2010) -
Impementation of Image Fusion Algorithms Using FPGA
بواسطة: El Morsy, Basant Mohey El den منشور: (2010)
