ارسل ملاحظاتك

ارسل ملاحظاتك لنا







Improving the performance of L2 caches by combining counter I-based cache replacement and correlation prefetching algorithms

العنوان بلغة أخرى: تحسين أداء المستوى الثاني من الذاكرة السريعة للحاسبات عن طريق دمج نظامي التبديل المعتمد على العد مع الإحضار المسبق للمعلومات المعتمد على الترابط
المؤلف الرئيسي: زيزان، عبدالله محمد صفوان (مؤلف)
مؤلفين آخرين: Kharbutli, Mazen (sup)
التاريخ الميلادي: 2008
موقع: إربد
الصفحات: 1 - 50
رقم MD: 586775
نوع المحتوى: رسائل جامعية
اللغة: الإنجليزية
الدرجة العلمية: رسالة ماجستير
الجامعة: جامعة العلوم والتكنولوجيا الاردنية
الكلية: كلية الدراسات العليا
الدولة: الاردن
قواعد المعلومات: Dissertations
مواضيع:
رابط المحتوى:

الناشر لهذه المادة لم يسمح بإتاحتها.

صورة الغلاف QR قانون
حفظ في:
LEADER 01727nam a22003257a 4500
001 0009008
041 |a eng 
100 |9 234765  |a زيزان، عبدالله محمد صفوان  |e مؤلف 
245 |a Improving the performance of L2 caches by combining counter I-based cache replacement and correlation prefetching algorithms 
246 |a تحسين أداء المستوى الثاني من الذاكرة السريعة للحاسبات عن طريق دمج نظامي التبديل المعتمد على العد مع الإحضار المسبق للمعلومات المعتمد على الترابط 
260 |a إربد  |c 2008 
300 |a 1 - 50 
336 |a رسائل جامعية 
502 |b رسالة ماجستير  |c جامعة العلوم والتكنولوجيا الاردنية   |f كلية الدراسات العليا  |g الاردن  |o 0712 
653 |a هندسة الكمبيوتر  |a الذاكرة السريعة  |a تخزين المعلومات 
700 |9 37059  |a Kharbutli, Mazen  |e sup 
856 |u 9802-004-001-0712-T.pdf  |y صفحة العنوان 
856 |u 9802-004-001-0712-A.pdf  |y المستخلص 
856 |u 9802-004-001-0712-C.pdf  |y قائمة المحتويات 
856 |u 9802-004-001-0712-F.pdf  |y 24 صفحة الأولى 
856 |u 9802-004-001-0712-1.pdf  |y 1 الفصل 
856 |u 9802-004-001-0712-2.pdf  |y 2 الفصل 
856 |u 9802-004-001-0712-3.pdf  |y 3 الفصل 
856 |u 9802-004-001-0712-4.pdf  |y 4 الفصل 
856 |u 9802-004-001-0712-5.pdf  |y 5 الفصل 
856 |u 9802-004-001-0712-O.pdf  |y الخاتمة 
856 |u 9802-004-001-0712-R.pdf  |y المصادر والمراجع 
930 |d n 
995 |a Dissertations 
999 |c 586775  |d 586775 

عناصر مشابهة