Improving the performance of L2 caches by combining counter I-based cache replacement and correlation prefetching algorithms

يجب تسجيل الدخول أولا

العنوان بلغة أخرى:	تحسين أداء المستوى الثاني من الذاكرة السريعة للحاسبات عن طريق دمج نظامي التبديل المعتمد على العد مع الإحضار المسبق للمعلومات المعتمد على الترابط
المؤلف الرئيسي:	زيزان، عبدالله محمد صفوان (مؤلف)
مؤلفين آخرين:	Kharbutli, Mazen (sup)
التاريخ الميلادي:	2008
موقع:	إربد
الصفحات:	1 - 50
رقم MD:	586775
نوع المحتوى:	رسائل جامعية
اللغة:	الإنجليزية
الدرجة العلمية:	رسالة ماجستير
الجامعة:	جامعة العلوم والتكنولوجيا الاردنية
الكلية:	كلية الدراسات العليا
الدولة:	الاردن
قواعد المعلومات:	Dissertations
مواضيع:	هندسة الكمبيوتر \| الذاكرة السريعة \| تخزين المعلومات
رابط المحتوى:	صفحة العنوان المستخلص قائمة المحتويات 24 صفحة الأولى الناشر لهذه المادة لم يسمح بإتاحتها.